题目:组合逻辑电路中的险象是由( )引起的。
A. 电路未达到最简
B. 电路有多个输出
C. 电路中的时延
D. 逻辑门类型不同
答案:评论后可见此内容
推荐使用我们的公众号搜索题目,题目更全,检索更方便。支持语音、图片、文字等多种搜索方式。