题目:下面哪一个可以用作verilog中的合法实体名()
A. OR
B. VAPIABLE
C. SIGNAL
D. OUT1
答案:评论后可见此内容
推荐使用我们的公众号搜索题目,题目更全,检索更方便。支持语音、图片、文字等多种搜索方式。